PCI_EXPRESS_LINK_CAPABILITIES_REGISTER Union (miniport.h)

Die PCI_EXPRESS_LINK_CAPABILITIES_REGISTER Union beschreibt ein PCI Express(PCIe)-Verbindungsregister einer PCIe-Funktionsstruktur.

Syntax

typedef union _PCI_EXPRESS_LINK_CAPABILITIES_REGISTER {
  struct {
    ULONG MaximumLinkSpeed : 4;
    ULONG MaximumLinkWidth : 6;
    ULONG ActiveStatePMSupport : 2;
    ULONG L0sExitLatency : 3;
    ULONG L1ExitLatency : 3;
    ULONG ClockPowerManagement : 1;
    ULONG SurpriseDownErrorReportingCapable : 1;
    ULONG DataLinkLayerActiveReportingCapable : 1;
    ULONG LinkBandwidthNotificationCapability : 1;
    ULONG AspmOptionalityCompliance : 1;
    ULONG Rsvd : 1;
    ULONG PortNumber : 8;
  } DUMMYSTRUCTNAME;
  ULONG  AsULONG;
} PCI_EXPRESS_LINK_CAPABILITIES_REGISTER, *PPCI_EXPRESS_LINK_CAPABILITIES_REGISTER;

Angehörige

DUMMYSTRUCTNAME

Die DUMMYSTRUCTNAME Struktur.

DUMMYSTRUCTNAME.MaximumLinkSpeed

Die maximale Verbindungsgeschwindigkeit des PCIe-Links. Der einzige gültige Wert ist:

1
2,5 Gigabyte pro Sekunde

Alle anderen Werte sind reserviert.

DUMMYSTRUCTNAME.MaximumLinkWidth

Die von der Komponente implementierte maximale Verbindungsbreite (Anzahl der Fahrspuren). Mögliche Werte sind:

1
x1 (1 Spur)

2
x2 (2 Spur)

4
x4 (4 Lanes)

8
x8 (8 Lanes)

12
x12 (12 Lanes)

16
x16 (16 Lanes)

32
x32 (32 Lanes)

Alle anderen Werte sind reserviert.

DUMMYSTRUCTNAME.ActiveStatePMSupport

Die Ebene der aktiven Zustands-Energieverwaltung, die auf dem PCIe-Link unterstützt wird. Mögliche Werte sind:

L0sEntrySupport
L0s wird unterstützt.

L0sAndL1EntrySupport-
L0s und L1 werden unterstützt.

Alle anderen Werte sind reserviert.

DUMMYSTRUCTNAME.L0sExitLatency

Die L0s-Beendigungslatenz für die PCIe-Verbindung. Dieser Wert gibt an, wie lange dieser Port einen Übergang von L0s zu L0s abschließen muss.

L0s_Below64ns
Weniger als 64 Nanosekunden

L0s_64ns_128ns
64 Nanosekunden bis 128 Nanosekunden

L0s_128ns_256ns
128 Nanosekunden bis 256 Nanosekunden

L0s_256ns_512ns
256 Nanosekunden bis 512 Nanosekunden

L0s_512ns_1us
512 Nanosekunden bis 1 Mikrosekunden

L0s_1us_2us
1 Mikrosekunden bis 2 Mikrosekunden

L0s_2us_4us
2 Mikrosekunden bis 4 Mikrosekunden

L0s_Above4us
Mehr als 4 Mikrosekunden

DUMMYSTRUCTNAME.L1ExitLatency

Die L1-Beendigungslatenz für die PCIe-Verbindung. Dieser Wert gibt an, wie lange dieser Port einen Übergang von L1 zu L0 abschließen muss.

L1_Below1us
Kleiner als 1 Mikrosekunden

L1_1us_2us
1 Mikrosekunden bis 2 Mikrosekunden

L1_2us_4us
2 Mikrosekunden bis 4 Mikrosekunden

L1_4us_8us
4 Mikrosekunden bis 8 Mikrosekunden

L1_8us_16us
8 Mikrosekunden bis 16 Mikrosekunden

L1_16us_32us
16 Mikrosekunden bis 32 Mikrosekunden

L1_32us_64us
32 Mikrosekunden bis 64 Mikrosekunden

L1_Above64us
Mehr als 64 Mikrosekunden

Dieser Wert wird ignoriert, wenn der ActiveStatePMSupport Member nicht auf L0sAndL1EntrySupportfestgelegt ist.

DUMMYSTRUCTNAME.ClockPowerManagement

Ein einzelnes Bit, das angibt, dass die Komponente die Taktleistungsverwaltung unterstützt.

DUMMYSTRUCTNAME.SurpriseDownErrorReportingCapable

Ein einzelnes Bit, das angibt, dass die Komponente die optionale Funktion zum Erkennen und Melden einer Überraschungsfehlerbedingung unterstützt. Dieses Bit gilt nur für Downstreamports.

DUMMYSTRUCTNAME.DataLinkLayerActiveReportingCapable

Ein einzelnes Bit, das angibt, dass die Komponente die optionale Funktion unterstützt, den aktiven Datenverknüpfungsstatus des Datenverknüpfungssteuerelements und des Verwaltungsstatuscomputers zu melden. Dieses Bit gilt nur für Downstreamports. Hot-Plug-fähige Downstreamports müssen diese Funktion unterstützen.

DUMMYSTRUCTNAME.LinkBandwidthNotificationCapability

Definiert das ULONG Member LinkBandwidthNotificationCapability.

DUMMYSTRUCTNAME.AspmOptionalityCompliance

Definiert das ULONG Member AspmOptionalityCompliance.

DUMMYSTRUCTNAME.Rsvd

Reserviert.

DUMMYSTRUCTNAME.PortNumber

Die PCIe-Portnummer für den PCIe-Link.

AsULONG

Eine ULONG- Darstellung des Inhalts der PCI_EXPRESS_LINK_CAPABILITIES_REGISTER Struktur.

Bemerkungen

Die PCI_EXPRESS_LINK_CAPABILITIES_REGISTER-Struktur ist in Windows Server 2008 und höheren Versionen von Windows verfügbar.

Eine PCI_EXPRESS_LINK_CAPABILITIES_REGISTER Struktur ist in der PCI_EXPRESS_CAPABILITY Struktur enthalten.

Anforderungen

Anforderung	Wert
Header-	miniport.h (enthalten Ntddk.h, Miniport.h)

Siehe auch

PCI_EXPRESS_CAPABILITY