_mm_frcz_sd
Se requiere Visual Studio 2010 SP1.
Específicos de Microsoft
Genera la instrucción XOP XMM vfrczsd para extraer la parte fraccionaria del valor de punto flotante de doble precisión de orden inferior de su segundo origen.
__m128d _mm_frcz_sd (
__m128d high,
__m128d src
);
Parámetros
[in] high
Un parámetro de 128 bits que contiene un valor de punto flotante de 64 bits en su palabra cuádruple de orden superior.[in] src
Un parámetro de 128 bits que contiene un valor de punto flotante de 64 bits en su palabra cuádruple de orden inferior.
Valor devuelto
Un resultado de 128 bits r que contiene dos valores de punto flotante de 64 bits.
r[0] := fractional_part_of(src[0]);
r[1] := high[1];
Requisitos
Intrínseco |
Arquitectura |
---|---|
_mm_frcz_sd |
XOP |
Archivo de encabezado <intrin.h>
Comentarios
Se extrae la parte fraccionaria del valor de punto flotante de doble precisión de orden inferior en src y se almacena como el valor inferior en el destino. El signo de este resultado es el signo de su valor de origen. El valor de punto flotante de doble precisión de orden superior en high se almacena como el valor superior en el destino.
La instrucción vfrczsd forma parte de la familia XOP de instrucciones. Antes de utilizar este intrínseco, debe asegurarse de que el procesador admite esta instrucción. Para determinar la compatibilidad del hardware para obtener esta instrucción, llame a __cpuid intrínseco con InfoType = 0x80000001 y compruebe el bit 11 de CPUInfo [2] (ECX). Este bit es 1 cuando se admite la instrucción, de lo contrario es 0.
Ejemplo
#include <stdio.h>
#include <intrin.h>
main()
{
__m128d a, b, d;
int i;
a.m128d_f64[0] = 1.125;
a.m128d_f64[1] = -17.875;
b.m128d_f64[0] = 0.;
b.m128d_f64[1] = 1.;
d = _mm_frcz_sd(b, a);
printf(" %.3lf %.3lf\n", d.m128d_f64[0], d.m128d_f64[1]);
}
Vea también
Referencia
Otros recursos
Intrínsecos XOP agregados para Visual Studio 2010 SP1
Historial de cambios
Fecha |
Historial |
Motivo |
---|---|---|
Marzo de 2011 |
Se agrega este contenido. |
Cambio de características de SP1. |