PCI_EXPRESS_LINK_CAPABILITIES_REGISTER unión (miniport.h)

  • Artículo

La unión PCI_EXPRESS_LINK_CAPABILITIES_REGISTER describe un registro de funcionalidades de vínculo PCI Express (PCIe) de una estructura de funcionalidad PCIe.

Sintaxis

typedef union _PCI_EXPRESS_LINK_CAPABILITIES_REGISTER {
  struct {
    ULONG MaximumLinkSpeed : 4;
    ULONG MaximumLinkWidth : 6;
    ULONG ActiveStatePMSupport : 2;
    ULONG L0sExitLatency : 3;
    ULONG L1ExitLatency : 3;
    ULONG ClockPowerManagement : 1;
    ULONG SurpriseDownErrorReportingCapable : 1;
    ULONG DataLinkLayerActiveReportingCapable : 1;
    ULONG LinkBandwidthNotificationCapability : 1;
    ULONG AspmOptionalityCompliance : 1;
    ULONG Rsvd : 1;
    ULONG PortNumber : 8;
  } DUMMYSTRUCTNAME;
  ULONG  AsULONG;
} PCI_EXPRESS_LINK_CAPABILITIES_REGISTER, *PPCI_EXPRESS_LINK_CAPABILITIES_REGISTER;

Miembros

DUMMYSTRUCTNAME

Estructura DUMMYSTRUCTNAME .

DUMMYSTRUCTNAME.MaximumLinkSpeed

Velocidad de enlace máxima del vínculo PCIe. El único valor válido es:

1
2,5 gigabits por segundo

Todos los demás valores están reservados.

DUMMYSTRUCTNAME.MaximumLinkWidth

Ancho máximo de vínculo (número de carriles) implementado por el componente. Los valores posibles son:

1
x1 (1 carril)

2
x2 (2 carriles)

4
x4 (4 carriles)

8
x8 (8 carriles)

12
x12 (12 carriles)

16
x16 (16 carriles)

32
x32 (32 carriles)

Todos los demás valores están reservados.

DUMMYSTRUCTNAME.ActiveStatePMSupport

Nivel de administración de energía de estado activo compatible con el vínculo PCIe. Los valores posibles son:

L0sEntrySupport
Se admiten L0s.

L0sAndL1EntrySupport
Se admiten L0s y L1.

Todos los demás valores están reservados.

DUMMYSTRUCTNAME.L0sExitLatency

La latencia de salida L0s para el vínculo PCIe. Este valor indica el período de tiempo que este puerto requiere para completar una transición de L0s a L0.

L0s_Below64ns
Menos de 64 nanosegundos

L0s_64ns_128ns
64 nanosegundos a 128 nanosegundos

L0s_128ns_256ns
128 nanosegundos a 256 nanosegundos

L0s_256ns_512ns
256 nanosegundos a 512 nanosegundos

L0s_512ns_1us
512 nanosegundos a 1 microsegundos

L0s_1us_2us
1 microsegundos a 2 microsegundos

L0s_2us_4us
2 microsegundos a 4 microsegundos

L0s_Above4us
Más de 4 microsegundos

DUMMYSTRUCTNAME.L1ExitLatency

Latencia de salida L1 para el vínculo PCIe. Este valor indica el período de tiempo que este puerto requiere para completar una transición de L1 a L0.

L1_Below1us
Menos de 1 microsegundos

L1_1us_2us
1 microsegundos a 2 microsegundos

L1_2us_4us
2 microsegundos a 4 microsegundos

L1_4us_8us
4 microsegundos a 8 microsegundos

L1_8us_16us
8 microsegundos a 16 microsegundos

L1_16us_32us
16 microsegundos a 32 microsegundos

L1_32us_64us
32 microsegundos a 64 microsegundos

L1_Above64us
Más de 64 microsegundos

Este valor se omite si el miembro ActiveStatePMSupport no está establecido en L0sAndL1EntrySupport.

DUMMYSTRUCTNAME.ClockPowerManagement

Un solo bit que indica que el componente admite la administración de energía del reloj.

DUMMYSTRUCTNAME.SurpriseDownErrorReportingCapable

Un solo bit que indica que el componente admite la funcionalidad opcional de detectar e informar de una condición de error de sorpresa. Este bit solo se aplica a los puertos de bajada.

DUMMYSTRUCTNAME.DataLinkLayerActiveReportingCapable

Un solo bit que indica que el componente admite la funcionalidad opcional de notificar el estado activo del vínculo de datos del control de vínculo de datos y la máquina de estado de administración. Este bit solo se aplica a los puertos de bajada. Los puertos de bajada compatibles con conexión activa deben admitir esta funcionalidad.

DUMMYSTRUCTNAME.LinkBandwidthNotificationCapability

Define el miembro ULONGLinkBandwidthNotificationCapability.

DUMMYSTRUCTNAME.AspmOptionalityCompliance

Define el miembro de ULONGAspmOptionalityCompliance.

DUMMYSTRUCTNAME.Rsvd

Reservado.

DUMMYSTRUCTNAME.PortNumber

Número de puerto PCIe para el vínculo PCIe.

AsULONG

Representación ULONG del contenido de la estructura PCI_EXPRESS_LINK_CAPABILITIES_REGISTER .

Comentarios

La estructura de PCI_EXPRESS_LINK_CAPABILITIES_REGISTER está disponible en Windows Server 2008 y versiones posteriores de Windows.

Una estructura de PCI_EXPRESS_LINK_CAPABILITIES_REGISTER se encuentra en la estructura PCI_EXPRESS_CAPABILITY .

Requisitos

Requisito Valor
Header miniport.h (incluya Ntddk.h, Miniport.h)

Consulte también

PCI_EXPRESS_CAPABILITY