jeu de registres

[Cette documentation constitue un aperçu et peut faire l'objet de modifications avec les versions ultérieures. Blank topics are included as placeholders.]

Spécifique à Microsoft

Les unités multimédias dans le processeur combinent l'instruction MMX existante portant le nouveau 3DNow ! instruction. en outre, en fusionnant 3DNow ! avec MMX, il est possible d'écrire des programmes x86 contenant l'entier, MMX, et l'instruction à virgule flottante de graphiques sans l'altération des performances pour basculer entre les média (entier) et 3DNow ! unités (à virgule flottante).

Le processeur implémente huit 3DNow ! 64 bitsregistres de /MMX. ces registres sont mappés sur les registres à virgule flottante. Comme indiqué dans l'illustration suivante, le 3DNow ! et MMX l'instruction fait référence à ces registres comme MM0 à MM7. mapper le nouveau 3DNow ! les registres /MMX sur la pile de registre à virgule flottante active la compatibilité descendante pour l'enregistrement de registre qui doit être due à la mise changement de tâche.

3DNow ! /MMX S'inscrit

crénelage le 3DNow ! les registres /MMX sur les outils de pile de registre à virgule flottante fournissent une excellente méthode pour introduire 3DNow ! et MMX technologie, car il ne nécessite pas de modification aux systèmes d'exploitation. Au lieu de demander des modifications du système d'exploitation, nouveau 3DNow ! MMX et des applications de technologie sont prises en charge par les pilotes de périphérique, 3DNow ! et MMX bibliothèques, ou fichiers (DLL) bibliothèque de liens dynamiques.

Les systèmes d'exploitation actuels comportent la prise en charge des opérations en virgule flottante et de l'état du registre à virgule flottante. À l'aide de les registres à virgule flottante à 3DNow ! et MMX code est un moyen pratique d'implémenter la prise en charge nonintrusive de 3DNow ! et MMX instruction. chaque fois que le processeur exécute un 3DNow ! ou MMX l'instruction, tous les bits indicateurs de registre à virgule flottante sont définies à zéro (00b=valid), à l'exception de l'instruction de FEMMS et EMMS, qui définit tous les bits indicateurs à un (11b=empty).

Exécuter l'instruction de PREFETCH ne modifie pas les bits indicateurs.

Voir aussi

Référence

AMD 3DNow ! Vue d'ensemble de la technologie et intrinsèques