exceptions (intrinsèques d'AMD)
[Cette documentation constitue un aperçu et peut faire l'objet de modifications avec les versions ultérieures. Blank topics are included as placeholders.]
Spécifique à Microsoft
le tableau suivant contient une liste d'exceptions qui 3DNow ! et MMX l'instruction peut se produire.
3DNow !et MMX exceptions d'instruction
Exception |
Real |
8086 Virtuels |
Protégé |
Description |
|---|---|---|---|---|
L'opcode valide (6) |
Oui |
Oui |
Oui |
Le bit d'instruction d'émuler (EM) du registre de contrôle (CR0) a la valeur 1. |
périphérique (7) non disponible |
Oui |
Oui |
Oui |
Enregistrez la virgule flottante ou MMX état si le bit de commutateur de tâche du registre de contrôle (CR0) a la valeur 1. |
exception de pile (12) |
Oui |
Oui |
Oui |
pendant l'exécution de la commande, la limite de segment de pile a été dépassée. |
Protection fault (13) |
Non |
Non |
Oui |
Pendant l'exécution de la commande, l'adresse réelle de l'un des registres de segment utilisés pour des points d'opérande à un emplacement mémoire non conforme. |
débordement de segment (13) |
Oui |
Oui |
Non |
Une tombe d'opérandes de données d'instruction en dehors de la plage d'adresses 00000h à 0FFFFh. |
Erreur de page (14) |
Non |
Oui |
Oui |
Une erreur de page a résulté de l'exécution de l'instruction. |
Exception à virgule flottante en attente (16) |
Oui |
Oui |
Oui |
Une exception est en attente en raison de le module exécution à virgule flottante. |
Contrôle d'inscription (17) |
Non |
Oui |
Oui |
Une référence non alignée de mémoire a résulté de l'exécution de la commande, et le bit de masque d'alignement du registre de contrôle (CR0) a la valeur 1. (En mode protégé, = 3. FULL) |
Les règles pour les exceptions sont identiques pour les deux MMX et 3DNow ! instruction. en outre, la détection d'exception et la gestion est identique pour MMX et 3DNow ! instruction. les gestionnaires d'exceptions n'ont pas besoin de modification.
Une exception non valide de l'opcode (l'interruption 6) se produit si un 3DNow ! l'instruction est exécutée sur un processeur qui ne prend pas en charge 3DNow ! instruction.
Si une exception à virgule flottante est en attente et le processeur rencontre un 3DNow ! l'instruction, FERR# est déclarée et, si CR0 .NE = 1, une interruption 16 est généré. c'est le même pour MMX l'instruction.
Voir aussi
Référence
AMD 3DNow ! Vue d'ensemble de la technologie et intrinsèques