union PCI_EXPRESS_LINK_CAPABILITIES_REGISTER (miniport.h)

L’union PCI_EXPRESS_LINK_CAPABILITIES_REGISTER décrit un registre de fonctionnalités de liaison PCI Express (PCIe) d’une structure de capacité PCIe.

Syntaxe

typedef union _PCI_EXPRESS_LINK_CAPABILITIES_REGISTER {
  struct {
    ULONG MaximumLinkSpeed : 4;
    ULONG MaximumLinkWidth : 6;
    ULONG ActiveStatePMSupport : 2;
    ULONG L0sExitLatency : 3;
    ULONG L1ExitLatency : 3;
    ULONG ClockPowerManagement : 1;
    ULONG SurpriseDownErrorReportingCapable : 1;
    ULONG DataLinkLayerActiveReportingCapable : 1;
    ULONG LinkBandwidthNotificationCapability : 1;
    ULONG AspmOptionalityCompliance : 1;
    ULONG Rsvd : 1;
    ULONG PortNumber : 8;
  } DUMMYSTRUCTNAME;
  ULONG  AsULONG;
} PCI_EXPRESS_LINK_CAPABILITIES_REGISTER, *PPCI_EXPRESS_LINK_CAPABILITIES_REGISTER;

Membres

DUMMYSTRUCTNAME

Structure DUMMYSTRUCTNAME .

DUMMYSTRUCTNAME.MaximumLinkSpeed

Vitesse de liaison maximale du lien PCIe. La seule valeur valide est :

1
2,5 gigabits par seconde

Toutes les autres valeurs sont réservées.

DUMMYSTRUCTNAME.MaximumLinkWidth

Largeur maximale des liaisons (nombre de voies) implémentée par le composant. Les valeurs possibles sont les suivantes :

1
x1 (1 voie)

2
x2 (2 voies)

4
x4 (4 voies)

8
x8 (8 voies)

12
x12 (12 voies)

16
x16 (16 voies)

32
x32 (32 voies)

Toutes les autres valeurs sont réservées.

DUMMYSTRUCTNAME.ActiveStatePMSupport

Niveau de gestion de l’alimentation d’état actif pris en charge sur le lien PCIe. Les valeurs possibles sont les suivantes :

L0sEntrySupport
L0s est pris en charge.

L0sAndL1EntrySupport
Les L0 et L1 sont pris en charge.

Toutes les autres valeurs sont réservées.

DUMMYSTRUCTNAME.L0sExitLatency

Latence de sortie L0s pour le lien PCIe. Cette valeur indique la durée nécessaire à ce port pour effectuer une transition de L0 à L0.

L0s_Below64ns
Moins de 64 nanosecondes

L0s_64ns_128ns
64 nanosecondes à 128 nanosecondes

L0s_128ns_256ns
128 nanosecondes à 256 nanosecondes

L0s_256ns_512ns
256 nanosecondes à 512 nanosecondes

L0s_512ns_1us
512 nanosecondes à 1 microseconde

L0s_1us_2us
1 microseconde à 2 microsecondes

L0s_2us_4us
2 microsecondes à 4 microsecondes

L0s_Above4us
Plus de 4 microsecondes

DUMMYSTRUCTNAME.L1ExitLatency

Latence de sortie L1 pour le lien PCIe. Cette valeur indique la durée nécessaire à ce port pour effectuer une transition de L1 à L0.

L1_Below1us
Moins de 1 microseconde

L1_1us_2us
1 microseconde à 2 microsecondes

L1_2us_4us
2 microsecondes à 4 microsecondes

L1_4us_8us
4 microsecondes à 8 microsecondes

L1_8us_16us
8 microsecondes à 16 microsecondes

L1_16us_32us
16 microsecondes à 32 microsecondes

L1_32us_64us
32 microsecondes à 64 microsecondes

L1_Above64us
Plus de 64 microsecondes

Cette valeur est ignorée si le membre ActiveStatePMSupport n’est pas défini sur L0sAndL1EntrySupport.

DUMMYSTRUCTNAME.ClockPowerManagement

Un seul bit qui indique que le composant prend en charge la gestion de l’alimentation de l’horloge.

DUMMYSTRUCTNAME.SurpriseDownErrorReportingCapable

Un seul bit qui indique que le composant prend en charge la fonctionnalité facultative de détection et de signalement d’une condition d’erreur surprise-down. Ce bit s’applique uniquement aux ports en aval.

DUMMYSTRUCTNAME.DataLinkLayerActiveReportingCapable

Un seul bit qui indique que le composant prend en charge la possibilité facultative de signaler l’état actif de la liaison de données de la machine de contrôle et d’état de gestion de la liaison de données. Ce bit s’applique uniquement aux ports en aval. Les ports en aval compatibles avec les plug-ins doivent prendre en charge cette fonctionnalité.

DUMMYSTRUCTNAME.LinkBandwidthNotificationCapability

Définit le membre ULONGLinkBandwidthNotificationCapability.

DUMMYSTRUCTNAME.AspmOptionalityCompliance

Définit le membre ULONGAspmOptionalityCompliance.

DUMMYSTRUCTNAME.Rsvd

Réservé.

DUMMYSTRUCTNAME.PortNumber

Numéro de port PCIe pour le lien PCIe.

AsULONG

Représentation ULONG du contenu de la structure PCI_EXPRESS_LINK_CAPABILITIES_REGISTER .

Remarques

La structure PCI_EXPRESS_LINK_CAPABILITIES_REGISTER est disponible dans Windows Server 2008 et les versions ultérieures de Windows.

Une structure PCI_EXPRESS_LINK_CAPABILITIES_REGISTER est contenue dans la structure PCI_EXPRESS_CAPABILITY .

Configuration requise

Condition requise	Valeur
En-tête	miniport.h (inclure Ntddk.h, Miniport.h)

Voir aussi

PCI_EXPRESS_CAPABILITY