Notes
L’accès à cette page nécessite une autorisation. Vous pouvez essayer de vous connecter ou de modifier des répertoires.
L’accès à cette page nécessite une autorisation. Vous pouvez essayer de modifier des répertoires.
La structure PCI_EXPRESS_LINK_CONTROL_REGISTER décrit un registre de contrôle de lien PCI Express (PCIe) d’une structure de capacité PCIe.
Syntaxe
typedef union _PCI_EXPRESS_LINK_CONTROL_REGISTER {
struct {
USHORT ActiveStatePMControl :2;
USHORT Rsvd1 :1;
USHORT ReadCompletionBoundary :1;
USHORT LinkDisable :1;
USHORT RetrainLink :1;
USHORT CommonClockConfig :1;
USHORT ExtendedSynch :1;
USHORT EnableClockPowerManagement :1;
USHORT Rsvd2 :7;
};
USHORT AsUSHORT;
} PCI_EXPRESS_LINK_CONTROL_REGISTER, *PPCI_EXPRESS_LINK_CONTROL_REGISTER;
Membres
DUMMYSTRUCTNAME
DUMMYSTRUCTNAME.ActiveStatePMControl
Niveau de gestion de l’alimentation d’état actif activé sur le lien PCIe. Les valeurs possibles sont les suivantes :
| Valeur | Description |
|---|---|
| L0sAndL1EntryDisabled | Les L0 et L1 sont tous deux désactivés. |
| L0sEntryEnabled | L0s est activé. |
| L1EntryEnabled | L1 est activé. |
| L0sAndL1EntryEnabled | L0s et L1 sont tous deux activés. |
DUMMYSTRUCTNAME.Rsvd1
Réservé.
DUMMYSTRUCTNAME.ReadCompletionBoundary
Valeur de limite de saisie semi-automatique de lecture (RCB) pour le port racine ou le port racine en amont à partir du point de terminaison. Si le bit est clair, le RCB est de 64 octets. Si le bit est défini, rcB est de 128 octets. Ce membre n’est pas applicable aux ports de commutateur.
DUMMYSTRUCTNAME.LinkDisable
Un bit unique qui indique que le lien est désactivé. Ce membre n’est pas applicable aux appareils de point de terminaison, pcIe à PCI ou PCI-X ponts et ports en amont des commutateurs.
DUMMYSTRUCTNAME.RetrainLink
Un bit unique utilisé pour lancer la réentraînation du lien. Les lectures de ce bit retournent toujours zéro. Ce membre n’est pas applicable aux appareils de point de terminaison, pcIe à PCI ou PCI-X ponts et ports en amont des commutateurs.
DUMMYSTRUCTNAME.CommonClockConfig
Un bit unique qui indique que ce composant et le composant à l’extrémité opposée du lien fonctionnent avec une horloge de référence commune distribuée. Si ce bit est clair, ce composant et le composant à l’extrémité opposée du lien fonctionnent avec une horloge de référence asynchrone.
DUMMYSTRUCTNAME.ExtendedSynch
Un bit unique qui indique que des jeux ordonnés supplémentaires sont transmis lors de la sortie de l’état L0s et lors de la récupération.
DUMMYSTRUCTNAME.EnableClockPowerManagement
Un bit unique qui indique que la gestion de l’alimentation de l’horloge est activée.
DUMMYSTRUCTNAME.Rsvd2
Réservé.
AsUSHORT
Représentation USHORT du contenu de la structure PCI_EXPRESS_LINK_CONTROL_REGISTER.
Remarques
La structure PCI_EXPRESS_LINK_CONTROL_REGISTER est disponible dans Windows Server 2008 et versions ultérieures de Windows.
Une structure PCI_EXPRESS_LINK_CONTROL_REGISTER est contenue dans la structure PCI_EXPRESS_CAPABILITY_REGISTER.
Exigences
| Exigence | Valeur |
|---|---|
| d’en-tête | ntddk.h (include Ntddk.h, Miniport.h) |