rm (Register Mask)

Article
10/26/2023

La commande rm modifie ou affiche le masque d’affichage du registre. Ce masque contrôle la façon dont les registres sont affichés par la commande r (Registres).

rm 
rm ? 
rm Mask

Paramètres

?
Affiche la liste des bits de masque possibles.

Masque
Spécifie le masque à utiliser lorsque le débogueur affiche les registres. Masque est une somme de bits qui indiquent quelque chose sur l’affichage du registre. La signification des bits dépend du processeur et du mode. Pour plus d’informations ; consultez les tableaux de la section Remarques suivante.

Environnement

Élément	Description
Modes	Mode utilisateur, mode noyau
Targets	Vidage en direct sur incident
Plateformes	Tous

Remarques

Le « m » dans le nom de la commande doit être une lettre minuscule.

Si vous utilisez rm sans paramètre, la valeur actuelle s’affiche, ainsi qu’une explication sur ses bits.

Pour afficher les registres d’entiers de base, vous devez définir le bit 0 (0x1) ou le bit 1 (0x2). Par défaut, 0x1 est défini pour les cibles 32 bits et 0x2 est défini pour les cibles 64 bits. Vous ne pouvez pas définir ces deux bits en même temps. Si vous essayez de définir les deux bits, 0x2 remplace 0x1.

Vous pouvez remplacer le masque par défaut à l’aide de la commande r (Registres) avec l’option M .

Les bits de masque suivants sont pris en charge pour un processeur x86 ou un processeur x64.

bit	Valeur	Description
0 1	0x1 0x2	Affiche les registres d’entiers de base. (La définition de l’un de ces bits ou des deux a le même effet.)
2	0x4	Affiche les registres à virgule flottante.
3	0x8	Affiche les registres de segment.
4	0x10	Affiche les registres MMX.
5	0x20	Affiche les registres de débogage. En mode noyau, la définition de ce bit affiche également le registre CR4.
6	0x40	Affiche les registres XMM SSE.
7	0x80	(Mode noyau uniquement) Affiche les registres de contrôle, par exemple CR0, CR2, CR3 et CR8.
8	0x100	(Mode noyau uniquement) Affiche le descripteur et les registres d’état des tâches.
9	0x200	Affiche les registres YMM AVX en virgule flottante.
10	0x400	Affiche les registres YMM AVX en entiers décimaux.
11	0x800	Affiche les registres AVX XMM en entiers décimaux.
12	0x1000	Affiche les registres AVX-512 zmm0-zmm31 au format à virgule flottante.
13	0x2000	Affiche les registres AVX-512 zm00-zmm31 au format entier.
14	0x4000	Affiche les registres AVX-512 k0-k7.

Exemples

Activez l’état entier et les registres de segments.

0: kd> rm 0x00a
0: kd> rm
Register output mask is a:
       2 - Integer state (64-bit)
       8 - Segment registers

Activer 0x1000 (Affiche les registres AVX-512 zmm0-zmm31 au format à virgule flottante).

0: kd> rm 0x100a
0: kd> rm
Register output mask is 100a:
       2 - Integer state (64-bit)
       8 - Segment registers
    1000 - AVX-512 ZMM registers

Activer le masque 0x2000 (Affiche les registres AVX-512 zmm00-zmm31 au format entier).

0: kd> rm 0x200a
0: kd> rm
Register output mask is 200a:
       2 - Integer state (64-bit)
       8 - Segment registers
    2000 - AVX-512 ZMM Integer registers

Activez tous les masques d’inscription AVX-512 :

0: kd> rm 0x700a
0: kd> rm
Register output mask is 700a:
       2 - Integer state (64-bit)
       8 - Segment registers
    1000 - AVX-512 ZMM registers
    2000 - AVX-512 ZMM Integer registers
    4000 - AVX-512 Opmask registers

Si vous essayez de définir un masque de registre sur un matériel qui ne le prend pas en charge, les bits non valides du masque de registre seront ignorés.

kd> rm 0x100a
Ignored invalid bits 1000
kd> rm
Register output mask is a:
      2 - Integer state (64-bit)
       8 - Segment registers

Share via