PCI_X_CAPABILITY 구조체(wdm.h)

  • 아티클

PCI_X_CAPABILITY 구조는 명령의 내용을 보고하고 PCI Local Bus 사양에 PCI-X 부록을 준수하는 디바이스의 레지스터를 상태.

구문

typedef struct {
  PCI_CAPABILITIES_HEADER Header;
  union {
    struct {
      USHORT DataParityErrorRecoveryEnable : 1;
      USHORT EnableRelaxedOrdering : 1;
      USHORT MaxMemoryReadByteCount : 2;
      USHORT MaxOutstandingSplitTransactions : 3;
      USHORT Reserved : 9;
    } bits;
    USHORT AsUSHORT;
  } Command;
  union {
    struct {
      ULONG FunctionNumber : 3;
      ULONG DeviceNumber : 5;
      ULONG BusNumber : 8;
      ULONG Device64Bit : 1;
      ULONG Capable133MHz : 1;
      ULONG SplitCompletionDiscarded : 1;
      ULONG UnexpectedSplitCompletion : 1;
      ULONG DeviceComplexity : 1;
      ULONG DesignedMaxMemoryReadByteCount : 2;
      ULONG DesignedMaxOutstandingSplitTransactions : 3;
      ULONG DesignedMaxCumulativeReadSize : 3;
      ULONG ReceivedSplitCompletionErrorMessage : 1;
      ULONG CapablePCIX266 : 1;
      ULONG CapablePCIX533 : 1;
    } bits;
    ULONG AsULONG;
  } Status;
} PCI_X_CAPABILITY, *PPCI_X_CAPABILITY;

멤버

Header

기능을 식별하고 다음 기능 설명에 대한 링크를 제공하는 형식 PCI_CAPABILITIES_HEADER 구조를 포함합니다.

Command

명령 공용 구조체를 정의합니다.

Command.bits

비트 구조를 정의 합니다 .

Command.bits.DataParityErrorRecoveryEnable

데이터 패리티 오류 복구 비트가 디바이스의 명령 레지스터에 설정되어 있고 디바이스가 데이터 패리티 오류로부터 복구를 시도함을 나타냅니다. 패리티 오류 복구 비트에서 값의 중요성에 대한 자세한 내용은 PCI Local Bus 사양을 참조하세요.

Command.bits.EnableRelaxedOrdering

디바이스의 명령 레지스터에서 완화된 정렬 사용 비트가 설정되었음을 나타냅니다. 이렇게 하면 디바이스에서 보다 완화된 트랜잭션 순서 정책을 자유롭게 채택할 수 있습니다. 이 비트가 트랜잭션 순서에 미치는 영향에 대한 자세한 내용은 PCI Local Bus 사양을 참조하세요.

Command.bits.MaxMemoryReadByteCount

버스트 메모리 읽기 명령을 시작할 때 디바이스가 사용하는 명령 레지스터에 기록된 최대 바이트 수를 보고합니다. 이 비트 효과가 명령을 읽는 방법에 대한 자세한 내용은 PCI 로컬 버스 사양을 참조하세요.

Command.bits.MaxOutstandingSplitTransactions

디바이스가 비동기적으로 시작할 수 있는 최대 분할 트랜잭션 수를 명령 레지스터에 기록합니다. 이 값이 분할 트랜잭션에 미치는 영향에 대한 자세한 내용은 PCI Local Bus 사양을 참조하세요.

Command.bits.Reserved

다음에 사용하도록 예약됩니다.

Command.AsUSHORT

디바이스의 명령 레지스터에 있는 데이터를 부호 없는 긴 정수 형식으로 보고합니다.

Status

상태 공용 구조체를 정의합니다.

Status.bits

비트 구조를 정의 합니다 .

Status.bits.FunctionNumber

형식 0 구성 트랜잭션의 주소에 대한 함수 번호 필드의 값을 나타냅니다. 이 숫자의 의미에 대한 자세한 내용은 PCI Local Bus 사양을 참조하세요.

Status.bits.DeviceNumber

형식 0 구성 트랜잭션의 주소에 있는 디바이스 번호 필드의 값을 나타냅니다. 이 숫자의 의미에 대한 자세한 내용은 PCI Local Bus 사양을 참조하세요.

Status.bits.BusNumber

디바이스가 있는 버스 세그먼트의 수를 나타냅니다. 이 숫자의 의미에 대한 자세한 내용은 PCI Local Bus 사양을 참조하세요.

Status.bits.Device64Bit

버스 너비가 64비트인 경우 1을 나타냅니다. 0이면 버스 너비가 32비트입니다. 상태 레지스터의 디바이스 64비트의 의미에 대한 자세한 내용은 PCI Local Bus 사양을 참조하세요.

Status.bits.Capable133MHz

디바이스의 최대 작동 빈도가 133MHz인 경우 1을 나타냅니다. 디바이스의 최대 작동 빈도가 66MHz임을 0으로 나타냅니다. 상태 레지스터의 지원 133Mhz 비트의 의미에 대한 자세한 내용은 PCI Local Bus 사양을 참조하세요.

Status.bits.SplitCompletionDiscarded

요청자가 거부했기 때문에 디바이스가 분할 완료 트랜잭션을 삭제한 시점 1을 나타냅니다. 값 0은 상태 레지스터의 분할 완료 삭제 비트가 마지막으로 지워진 이후 디바이스가 분할 완료 트랜잭션을 삭제하지 않음을 나타냅니다. 상태 레지스터의 분할 완료 삭제된 비트에 대한 자세한 내용은 PCI Local Bus 사양을 참조하세요.

Status.bits.UnexpectedSplitCompletion

디바이스가 디바이스의 요청자 ID를 사용하여 분할 완료 트랜잭션을 받은 경우 1을 나타냅니다. 디바이스가 이러한 종류의 트랜잭션을 받지 못한 경우 0을 나타냅니다. 상태 레지스터의 예기치 않은 분할 완료 비트의 의미에 대한 자세한 내용은 PCI Local Bus 사양을 참조하세요.

Status.bits.DeviceComplexity

디바이스가 브리지 디바이스인 경우 1을 나타냅니다. 0이면 디바이스가 브리지 디바이스가 아닙니다. 상태 레지스터의 디바이스 복잡성 비트의 의미에 대한 자세한 내용은 PCI Local Bus 사양을 참조하세요.

Status.bits.DesignedMaxMemoryReadByteCount

디바이스가 읽기 시퀀스를 시작할 때 사용하는 상태 레지스터에 정의된 최대 바이트 수를 보고합니다. 이 값의 의미에 대한 자세한 내용은 PCI Local Bus 사양을 참조하세요.

Status.bits.DesignedMaxOutstandingSplitTransactions

디바이스가 한 번에 허용할 수 있는 상태 레지스터에 정의된 최대 분할 트랜잭션 수를 보고합니다. 이 값의 의미에 대한 자세한 내용은 PCI Local Bus 사양을 참조하세요.

Status.bits.DesignedMaxCumulativeReadSize

디바이스에서 한 번에 허용하는 버스트 메모리 읽기 트랜잭션의 최대 수를 상태 레지스터에 정의합니다. 이 값에 대한 자세한 내용은 PCI Local Bus 사양을 참조하세요.

Status.bits.ReceivedSplitCompletionErrorMessage

디바이스가 분할 완료 오류 메시지를 받은 경우 1을 나타냅니다. 디바이스가 분할 완료 오류 메시지를 받지 못한 경우 0을 나타냅니다.

Status.bits.CapablePCIX266

ULONG 멤버 CapablePCIX266을 정의합니다.

Status.bits.CapablePCIX533

ULONG 멤버 CapablePCIX533을 정의합니다.

Status.AsULONG

디바이스의 상태 레지스터에 있는 데이터를 부호 없는 긴 정수 형식으로 보고합니다.

요구 사항

요구 사항 값
지원되는 최소 클라이언트 Windows 10
머리글 wdm.h(Wdm.h, Miniport.h 포함)

추가 정보

PCI_CAPABILITIES_HEADER