PCI_EXPRESS_LINK_STATUS_REGISTER 構造体は、PCIe 機能構造の PCI Express (PCIe) リンク状態レジスタを記述します。
構文
typedef union _PCI_EXPRESS_LINK_STATUS_REGISTER {
struct {
USHORT LinkSpeed:4;
USHORT LinkWidth:6;
USHORT Undefined:1;
USHORT LinkTraining:1;
USHORT SlotClockConfig:1;
USHORT DataLinkLayerActive:1;
USHORT Rsvd:2;
} DUMMYSTRUCTNAME;
USHORT AsUSHORT;
} PCI_EXPRESS_LINK_STATUS_REGISTER, *PPCI_EXPRESS_LINK_STATUS_REGISTER;
メンバーズ
DUMMYSTRUCTNAME
DUMMYSTRUCTNAME.LinkSpeed
PCIe リンクのネゴシエートされたリンク速度。 エンコードされた値は、ネゴシエートされたリンク速度に対応する SupportedLinkSpeedsVector (リンク機能 2 レジスタ) のビット位置を指定します。 サポートされる値は次のとおりです。
| 価値 | 形容 |
|---|---|
| 1 | 2.5 GT/秒 (SupportedLinkSpeedsVector フィールド ビット 0) |
| 2 | 5.0 GT/秒 (SupportedLinkSpeedsVector フィールド ビット 1) |
| 3 | 8.0 GT/秒 (SupportedLinkSpeedsVector フィールド ビット 2) |
| 4 | 16.0 GT/秒 (SupportedLinkSpeedsVector フィールド ビット 3) |
| 5 | 32.0 GT/秒 (SupportedLinkSpeedsVector フィールド ビット 4) |
| その他のすべての値 | 引っ込み思案。 |
DUMMYSTRUCTNAME.LinkWidth
PCIe リンクのネゴシエートされたリンク幅 (レーンの数)。 使用可能な値は次のとおりです。
| 価値 | 形容 |
|---|---|
| 1 | x1 (1 レーン) |
| 2 | x2 (2 レーン) |
| 4 | x4 (4 レーン) |
| 8 | x8 (8 レーン) |
| 12 | x12 (12 レーン) |
| 16 | x16 (16 レーン) |
| 32 | x32 (32 レーン) |
| その他のすべての値 | 引っ込み思案。 |
DUMMYSTRUCTNAME.Undefined
引っ込み思案。 デバイス ドライバーとその他のシステム ソフトウェアは、このビットから読み取られた値を無視する必要があります。
DUMMYSTRUCTNAME.LinkTraining
リンクが構成または回復状態であることを示す 1 ビット、または PCIe リンク 制御レジスタの再トレーニング リンク ビットに 1 が書き込まれ、トレーニングがまだ開始されていないことを示す 1 ビット。 このメンバーは、エンドポイント デバイスとスイッチのアップストリーム ポートには適用されません。
DUMMYSTRUCTNAME.SlotClockConfig
コンポーネントが PCIe スロット コネクタでハードウェア プラットフォームが提供するのと同じ物理参照クロックを使用することを示す 1 ビット。 このビットが明確な場合、コンポーネントは PCIe スロット コネクタに基準クロックがあるかどうかに関係なく、独立クロックを使用します。
DUMMYSTRUCTNAME.DataLinkLayerActive
データ リンク制御および管理ステート マシンがデータ リンクのアクティブな状態であることを示す 1 ビット。
DUMMYSTRUCTNAME.Rsvd
引っ込み思案。
AsUSHORT
USHORTPCI_EXPRESS_LINK_STATUS_REGISTER 構造体の内容の表現です。
備考
PCI_EXPRESS_LINK_STATUS_REGISTER 構造は、Windows Server 2008 以降のバージョンの Windows で使用できます。
PCI_EXPRESS_LINK_STATUS_REGISTER 構造体は、PCI_EXPRESS_CAPABILITY_REGISTER 構造体に含まれています。
必要条件
| 要件 | 価値 |
|---|---|
| ヘッダー | ntddk.h (Ntddk.h、ミニポート.h を含む) |