Observação
O acesso a essa página exige autorização. Você pode tentar entrar ou alterar diretórios.
O acesso a essa página exige autorização. Você pode tentar alterar os diretórios.
Por Mark Russinovich
Publicado: 17 de junho de 2026
Coreinfo(3 MB)
Introdução
O Coreinfo é um utilitário que mostra o mapeamento entre processadores lógicos e o processador físico, nó NUMA e soquete no qual residem, bem como o cache atribuído a cada processador lógico. Ele usa APIs do Windows de baixo nível (modo de usuário e modo kernel) para recuperar informações detalhadas de topologia da CPU diretamente do sistema operacional. A versão da linha de comando gera a representação do mapeamento para um processador lógico com um asterisco, por exemplo, '*'. A interface do usuário fornece várias exibições especializadas para explorar diferentes aspectos da topologia da CPU do sistema, incluindo núcleos lógicos e físicos, nós NUMA, soquetes, hierarquias de cache e métricas de desempenho em tempo real. O Coreinfo é útil para obter informações sobre o processador e a topologia de cache do sistema.
Instalação
Extraia o arquivo compactado para um diretório e execute o Coreinfo digitando desse diretório Coreinfo / Coreinfo64 ou Coreinfo64a, dependendo da arquitetura. Inicie CoreInfoEx / CoreInfoEx64 / CoreInfoEx64a para a versão da interface do usuário.
Nota: Alguns recursos podem exigir privilégios administrativos para recuperação completa de informações.
Visão geral da interface do usuário
A interface do usuário do Coreinfo consiste em vários componentes principais:
Layout da Janela Principal
- Painel Superior: exibe informações do sistema, incluindo nome da CPU, arquitetura e contagem de núcleos
- Painel de Navegação (Esquerda): Fornece acesso rápido a diferentes modos de exibição
- Área de Conteúdo (Centro): mostra os dados e visualizações da exibição selecionada
- Painel Detalhes (Inferior): exibe informações detalhadas quando núcleos ou células são selecionados
- Configurações: Opções de aparência de acesso e preferências de aplicativo
Janela principal mostrando o layout completo da interface do usuário no modo escuro
Visualizações de navegação
O painel de navegação esquerdo fornece acesso a seis exibições especializadas:
1. Visualização do Núcleo
O Modo de Exibição Principal exibe todos os processadores lógicos em seu sistema em um layout de grade, mostrando a relação entre núcleos lógicos e seus recursos físicos.
Recursos:
- Layout de Grade: cada célula representa um processador lógico
-
Indicadores de tipo principal:
- Núcleos P (núcleos de desempenho) - coloridos distintamente
- Núcleos de Eficiência (E-Cores) – coloridos de forma diferente
- Cores padrão – coloração padrão
- Alternar Mapeamento de Cache: mudar entre a visualização padrão e a visualização da hierarquia de cache
- Seleção Interativa: Clique em qualquer núcleo para exibir informações detalhadas no painel inferior
Informações exibidas:
- Número do processador lógico
- Tipo de núcleo (P-Core/E-Core, se aplicável)
- Níveis de cache associados (L1, L2, L3)
- Atribuição de nós NUMA
- Atribuição de soquete
- Atribuição de grupo
A Visão Central mostra processadores lógicos em layout de grade
Informações do Painel de Detalhes (quando um núcleo é selecionado):
- Máscara de processador e afinidade
- Hierarquia de cache (Cache de Dados, Cache de Instruções, Cache Unificado)
- Tamanhos de cache e associatividade
- Tamanhos de linha de cache
2. Exibição NUMA
A Exibição NUMA (Acesso Não Uniforme à Memória) organiza núcleos por suas atribuições de nós NUMA, facilitando a compreensão da localidade da memória e dos padrões de acesso.
Recursos:
- Organização Baseada em Nodo: núcleos agrupados por nodo NUMA
- Núcleos Físicos versus Lógicos: mostra ambas as contagens para cada nó
- Informações de Memória: exibe a memória disponível por nó NUMA
-
Navegação Interativa:
- Clique uma vez em um nó NUMA para exibir seus detalhes no painel de detalhes inferior
- Clique duas vezes em um nó NUMA para navegar até a Vista de Núcleo mostrando todos os núcleos desse nó NUMA selecionado
- Exibição hierárquica: mostra a relação entre nós NUMA e núcleos
Informações exibidas:
- Número de nós NUMA
- Núcleos por nó NUMA (físico e lógico)
- Capacidade de memória por nó
- Distribuição de núcleos entre nós
- Número de núcleos de eficiência (se aplicável)
Visão NUMA mostrando núcleos organizados por nós NUMA
Casos de uso:
- Otimizando padrões de acesso à memória
- Noções básicas sobre o desempenho do aplicativo com reconhecimento de NUMA
- Planejando o posicionamento de thread/processo para um desempenho ideal
3. Visualização do soquete
O Modo de Exibição de Soquete exibe núcleos organizados pelo soquete de CPU físico, sendo útil para entender os sistemas de múltiplos soquetes e a distribuição de recursos no nível do soquete.
Recursos:
- Agrupamento Baseado em Soquete: núcleos organizados por soquete físico
- Informações do soquete: contagem de soquetes e distribuição principal
-
Navegação Interativa:
- Clique um único clique em um soquete para exibir seus detalhes no painel de detalhes inferior
- Clique duas vezes em um soquete para ir para a Visão Geral, mostrando todos os núcleos do soquete selecionado
- Compartilhamento de cache: visualizar quais núcleos compartilham caches no nível do soquete
Informações exibidas:
- Número de soquetes físicos
- Núcleos por soquete (físico e lógico)
- Informações de cache no nível do soquete
- Nós NUMA por soquete
Visão do Soquete mostrando núcleos organizados por soquetes de CPU
Casos de uso:
- Análise do sistema de vários soquetes
- Noções básicas sobre os custos de comunicação entre soquetes
- Planejando a distribuição de carga de trabalho em servidores de vários soquetes
4. Exibição de recursos da CPU
O Modo de Exibição de Recursos da CPU exibe uma lista abrangente de recursos de processador, extensões de conjunto de instruções e recursos de hardware compatíveis com sua CPU.
Recursos:
- Lista pesquisável: localize rapidamente recursos específicos da CPU usando a barra de pesquisa
-
Indicadores de Status: Limpar indicação visual de recursos com suporte/sem suporte usando codificação de cores
- Os recursos com suporte são exibidos em cores normais
- Recursos sem suporte/desabilitados estão esmaecidos
-
Categorias de recursos:
- Virtualização (VMX, SVM, HYPERVISOR)
- Suporte de 64 bits (EM64T, NX)
- Conjuntos de instruções (SSE, AVX, AES etc.)
- Gerenciamento de energia (EIST, ACPI, térmico)
- Recursos de segurança (SMX, SKINIT)
- Recursos de memória (PAE, PAT, PSE)
- Recursos de depuração e monitoramento
Informações exibidas:
- Abreviação de funcionalidade
- Status do recurso (com suporte/sem suporte)
- Descrição completa do recurso (no painel de detalhes)
mostrando a lista de recursos do processador
Nota: Alguns recursos de virtualização (como VMX, SVM) podem ser relatados incorretamente como não disponíveis ao serem executados com um hipervisor ativo ou quando executados de dentro de uma máquina virtual. O Coreinfo deve ser executado em um sistema sem um hipervisor em execução para resultados precisos.
Casos de uso:
- Verificando a disponibilidade do conjunto de instruções antes de implantar aplicativos
- Verificando o suporte à virtualização
- Noções básicas sobre a geração e os recursos do processador
- Depurar problemas de desempenho relacionados a recursos de CPU ausentes
5. Visão de desempenho NUMA
O Visualizador de Desempenho NUMA fornece uma visualização de grade que mostra os custos de acesso à memória entre os nós NUMA, ajudando a identificar gargalos de desempenho em sistemas NUMA.
Recursos:
- Visualização de Grid: Matriz exibindo custos de acesso à memória relativos entre nós NUMA
- Matriz Interativa: focalize as células para ver informações detalhadas de desempenho
- Atualizações em Tempo Real: As atualizações dos dados de desempenho ocorrem dinamicamente ao selecionar o botão Atualizar.
- Exibição de custo relativo: mostra o custo relativo de acessar a memória de diferentes nós NUMA
Informações exibidas:
- Matriz NxN em que N = número de nós NUMA
- Custo de acesso à memória do nó NUMA de origem (linha) para o nó NUMA de destino (coluna)
- Valores numéricos mostrando custos relativos de desempenho
- Células diagonais mostram acesso à memória local (normalmente o menor custo)
Grade de Desempenho NUMA mostrando os custos de acesso à memória
Noções básicas sobre a Grade:
- Elementos diagonais: representam o acesso à memória local (nó acessando sua própria memória) – geralmente os menores valores
- Elementos fora da diagonal: representam o acesso à memória remota com custos relativos mais altos
- Simetria: a matriz pode não ser perfeitamente simétrica, pois os custos de acesso podem variar de acordo com a direção
Casos de uso:
- Identificando gargalos de desempenho relacionados ao NUMA
- Otimizando estratégias de alocação de memória
- Planejar fixação de threads/processos para sistemas NUMA
- Compreendendo as penalidades de acesso à memória entre diferentes nós
6. Exibição Distância entre Núcleos
A Exibição Distância entre Núcleos exibe um mapa de calor detalhado dos custos de comunicação entre núcleos de CPU individuais, fornecendo insights sobre a latência de núcleo para núcleo e a eficiência da comunicação.
Recursos:
-
Mapa de Calor de Nível de Núcleo: matriz codificada por cores mostrando distâncias relativas entre núcleos
- Verde/Azul = Baixa latência (mesmo cluster principal, cache compartilhado)
- Amarelo/Laranja = Latência média (mesmo soquete, cluster diferente)
- Vermelho = Alta latência (soquete diferente ou nó NUMA)
- Exploração Interativa: Passe o mouse sobre a superfície da grade para exibir informações detalhadas de distância
- Análise granular: mostra relações de núcleo a núcleo na melhor granularidade
- Atualização Dinâmica: use o botão Atualizar para obter dinamicamente dados de distância do núcleo atualizados
Informações exibidas:
- Matriz NxN em que N = número de processadores lógicos
- Distância/latência relativa do núcleo de origem (linha) para o núcleo de destino (coluna)
- Codificação de cores para identificação visual rápida de relações principais
- Métricas de distância detalhadas no painel de detalhes
Mapa de calor Distância entre Núcleos que mostra os custos de comunicação de núcleo para núcleo
Noções básicas sobre o Mapa de Distância:
- Elementos diagonais: sempre zero (núcleo para si mesmo)
- Baixa distância (verde): os núcleos compartilham cache L2 ou L3
- Média distância (amarelo): núcleos no mesmo soquete, mas domínios de cache diferentes
- Alta distância (vermelho): núcleos em soquetes diferentes ou nós NUMA
Casos de uso:
- Otimização de afinidade de thread
- Noções básicas sobre domínios de coerência de cache
- Identificar pares de núcleos ideais para comunicação entre threads
- Analisando o desempenho de aplicativos com vários threads
- Planejando estratégias de fixação de CPU para aplicativos de baixa latência
Recursos interativos
Seleção e detalhes principais
Clicar em um núcleo em qualquer exibição (Núcleo, NUMA ou Soquete) exibe informações detalhadas no painel de detalhes inferior:
- Informações do processador: número do processador lógico, máscara e afinidade
-
Hierarquia de cache:
- Cache de Dados L1 (tamanho, associatividade, tamanho da linha)
- Cache de Instruções L1 (tamanho, associatividade, tamanho da linha)
- Cache L2 (tamanho, associatividade, tamanho da linha)
- Cache L3 (tamanho, associatividade, tamanho da linha)
- Informações de topologia: nó NUMA, soquete e atribuições de grupo
- Tipo de núcleo: P-Core, E-Core, ou designação de núcleo padrão
Funcionalidade de pesquisa
A exibição Recursos da CPU inclui uma barra de pesquisa que permite localizar rapidamente recursos específicos do processador:
- Clique no ícone de pesquisa
- Digite o nome ou a abreviação do recurso
- A lista é filtrada automaticamente para mostrar recursos correspondentes
- Limpar a pesquisa para restaurar a lista completa
Alternar Exibição de Mapa de Cache
No Modo de Exibição Principal, alterne entre dois modos de visualização:
- Modo Padrão: exibe os núcleos em sua disposição lógica
- Modo de Mapa de Cache: reorganiza núcleos para visualizar relações de compartilhamento de cache
Navegação entre exibições
- Usar o painel de navegação esquerdo para alternar entre exibições
- Ao exibir um nó ou soquete NUMA específico, clicar novamente na mesma exibição retorna à exibição geral
- O modo de exibição atual é realçado no painel de navegação
Configurações e personalização
Acessar configurações por meio da opção Configurações no menu de navegação.
Configurações de aparência
Opções de tema:
- Claro: esquema de cores claras otimizado para ambientes brilhantes
- Escuro: Esquema de cores escuras para reduzir a tensão ocular
- Padrão do Sistema: corresponde automaticamente à sua preferência de tema do Windows
Salvar em Arquivo
Exportar dados de topologia principais:
- Usar a opção Salvar para despejar dados principais de topologia em um arquivo
- O formato de saída é idêntico à saída da ferramenta de linha de comando
Noções básicas sobre sua topologia do sistema
Tipos principais (arquitetura híbrida)
As CPUs modernas podem apresentar arquiteturas híbridas com diferentes tipos principais:
- Núcleos Físicos (Desempenho): núcleos de alto desempenho otimizados para cargas de trabalho de thread único e exigentes
- E-Cores (eficiência): núcleos com eficiência energética, otimizados para tarefas em segundo plano e cargas de trabalho com vários threads
A interface do usuário do Coreinfo identifica e diferencia claramente esses tipos principais em todas as exibições aplicáveis.
Arquitetura NUMA
O que é NUMA? O NUMA (Acesso à Memória Não Uniforme) é um design de memória em que cada processador tem memória local que pode acessar rapidamente e memória remota que requer comunicação entre processadores.
Por que é importante:
- O acesso à memória local é significativamente mais rápido do que o acesso remoto
- O desempenho da aplicação pode ser afetado drasticamente pela colocação em NUMA.
- Entender a topologia NUMA é fundamental para a computação de alto desempenho
Usando a Interface do Usuário do Coreinfo para otimização de NUMA:
- Usar o Modo de Exibição NUMA para entender a topologia NUMA do sistema
- Verifique a Visão de Desempenho NUMA para ver os custos de acesso à memória
- Otimize o posicionamento de threads/processos com base em atribuições de nós NUMA
- Use a Exibição Distância entre Núcleos para entender a comunicação de núcleo para núcleo dentro e entre nós NUMA
Hierarquia de cache
Níveis de cache:
- Cache L1: menor e mais rápido, dividido em caches de dados e instruções
- Cache L2: cache unificado maior, normalmente privado para cada núcleo
- Cache L3: maior cache unificado, geralmente compartilhado entre vários núcleos
Usando informações de cache:
- Entender quais núcleos compartilham recursos de cache
- Otimizar a localidade de dados para núcleos que compartilham cache
- Usar o modo Mapa de Cache no Modo de Exibição Principal para visualizar domínios de cache
Usando o Coreinfo da linha de comando
Para cada recurso, ele mostra um mapa dos processadores visíveis no sistema operacional que correspondem aos recursos especificados, com '*' representando os processadores aplicáveis. Por exemplo, em um sistema de 4 núcleos, uma linha na saída do cache com um mapa indicando compartilhamento pelos núcleos 3 e 4.
Uso:
coreinfo [-c][-f][-g][-l][-n][-s][-m][-v]
| Parâmetro | Descrição |
|---|---|
| -c | Despejar informações sobre núcleos. |
| -f | Despejar informações do recurso principal. |
| -g | Despejar informações sobre grupos. |
| -l | Despejar informações sobre caches. |
| -n | Despejar informações sobre nós NUMA. |
| -s | Despejar informações sobre soquetes. |
| -m | Despejar o custo de acesso NUMA. |
| -v | Exiba apenas os recursos relacionados à virtualização, incluindo suporte à tradução de endereços de segundo nível. (exige direitos administrativos em sistemas Intel). |
Todas as opções, exceto -v , são selecionadas por padrão.
Saída do Coreinfo:
Coreinfo v4.0 - Dump information on system CPU and memory topology
Copyright © 2008-2025 Mark Russinovich
Sysinternals - www.sysinternals.com
Intel(R) Core(TM) Ultra 7 165U
Intel64 Family 6 Model 170 Stepping 4, GenuineIntel
Microcode signature: 0000001E
Processor signature: 000A06A4
Maximum implemented CPUID leaves: 00000023 (Basic), 80000008 (Extended).
Maximum implemented address width: 48 bits (virtual), 46 bits (physical).
HTT * Hyperthreading enabled
CET * Supports Control Flow Enforcement Technology
Kernel CET - Kernel-mode CET Enabled
User CET * User-mode CET Allowed
X64 * Supports 64-bit mode
SMX - Supports Intel trusted execution
SKINIT - Supports AMD SKINIT
SGX - Supports Intel SGX
NX * Supports no-execute page protection
SMEP * Supports Supervisor Mode Execution Prevention
SMAP * Supports Supervisor Mode Access Prevention
PAGE1GB * Supports 1 GB large pages
PAE * Supports > 32-bit physical addresses
PAT * Supports Page Attribute Table
PSE * Supports 4 MB pages
PSE36 * Supports > 32-bit address 4 MB pages
PGE * Supports global bit in page tables
SS * Supports bus snooping for cache operations
VME * Supports Virtual-8086 mode
RDWRFSGSBASE * Supports direct GS/FS base access
FPU * Implements i387 floating point instructions
MMX * Supports MMX instruction set
MMXEXT - Implements AMD MMX extensions
3DNOW - Supports 3DNow! instructions
3DNOWEXT - Supports 3DNow! extension instructions
SSE * Supports Streaming SIMD Extensions
SSE2 * Supports Streaming SIMD Extensions 2
SSE3 * Supports Streaming SIMD Extensions 3
SSSE3 * Supports Supplemental SIMD Extensions 3
SSE4a - Supports Streaming SIMDR Extensions 4a
SSE4.1 * Supports Streaming SIMD Extensions 4.1
SSE4.2 * Supports Streaming SIMD Extensions 4.2
AES * Supports AES extensions
AVX * Supports AVX instruction extensions
AVX2 * Supports AVX2 instruction extensions
AVX-512-F - Supports AVX-512 Foundation instructions
AVX-512-DQ - Supports AVX-512 double and quadword instructions
AVX-512-IFAMA - Supports AVX-512 integer Fused multiply-add instructions
AVX-512-PF - Supports AVX-512 prefetch instructions
AVX-512-ER - Supports AVX-512 exponential and reciprocal instructions
AVX-512-CD - Supports AVX-512 conflict detection instructions
AVX-512-BW - Supports AVX-512 byte and word instructions
AVX-512-VL - Supports AVX-512 vector length instructions
FMA * Supports FMA extensions using YMM state
MSR * Implements RDMSR/WRMSR instructions
MTRR * Supports Memory Type Range Registers
XSAVE * Supports XSAVE/XRSTOR instructions
OSXSAVE * Supports XSETBV/XGETBV instructions
RDRAND * Supports RDRAND instruction
RDSEED * Supports RDSEED instruction
CMOV * Supports CMOVcc instruction
CLFSH * Supports CLFLUSH instruction
CX8 * Supports compare and exchange 8-byte instructions
CX16 * Supports CMPXCHG16B instruction
BMI1 * Supports bit manipulation extensions 1
BMI2 * Supports bit manipulation extensions 2
ADX * Supports ADCX/ADOX instructions
DCA - Supports prefetch from memory-mapped device
F16C * Supports half-precision instruction
FXSR * Supports FXSAVE/FXSTOR instructions
FFXSR - Supports optimized FXSAVE/FSRSTOR instruction
MONITOR * Supports MONITOR and MWAIT instructions
MOVBE * Supports MOVBE instruction
ERMSB * Supports Enhanced REP MOVSB/STOSB
PCLMULDQ * Supports PCLMULDQ instruction
POPCNT * Supports POPCNT instruction
LZCNT * Supports LZCNT instruction
SEP * Supports fast system call instructions
LAHF-SAHF * Supports LAHF/SAHF instructions in 64-bit mode
HLE - Supports Hardware Lock Elision instructions
RTM - Supports Restricted Transactional Memory instructions
DE * Supports I/O breakpoints including CR4.DE
DTES64 - Can write history of 64-bit branch addresses
DS - Implements memory-resident debug buffer
DS-CPL - Supports Debug Store feature with CPL
PCID * Supports PCIDs and settable CR4.PCIDE
INVPCID * Supports INVPCID instruction
PDCM * Supports Performance Capabilities MSR
RDTSCP * Supports RDTSCP instruction
TSC * Supports RDTSC instruction
TSC-DEADLINE * Local APIC supports one-shot deadline timer
TSC-INVARIANT * TSC runs at constant rate
xTPR * Supports disabling task priority messages
EIST * Supports Enhanced Intel Speedstep
ACPI * Implements MSR for power management
TM * Implements thermal monitor circuitry
TM2 * Implements Thermal Monitor 2 control
APIC * Implements software-accessible local APIC
x2APIC * Supports x2APIC
CNXT-ID - L1 data cache mode adaptive or BIOS
MCE * Supports Machine Check, INT18 and CR4.MCE
MCA * Implements Machine Check Architecture
PBE * Supports use of FERR#/PBE# pin
PSN - Implements 96-bit processor serial number
HTT * Hyperthreading
PREFETCHW * PrefetchW instruction support
HYPERVISOR * Hypervisor is present
VMX - Supports Intel hardware-assisted virtualization
EPT - Supports Intel extended page tables (SLAT)
URG - Supports Intel unrestricted guest
Logical to Physical Processor Map:
**------------ Physical Processor 0 (Hyperthreaded)
--*----------- Physical Processor 1
---*---------- Physical Processor 2
----*--------- Physical Processor 3
-----*-------- Physical Processor 4
------*------- Physical Processor 5
-------*------ Physical Processor 6
--------*----- Physical Processor 7
---------*---- Physical Processor 8
----------**-- Physical Processor 9 (Hyperthreaded)
------------*- Physical Processor 10
-------------* Physical Processor 11
Logical Processor to Socket Map:
************** Socket 0
Logical Processor to NUMA Node Map:
************** NUMA Node 0
No NUMA nodes.
Logical Processor to Cache Map:
**------------ Data Cache 0, Level 1, 48 KB, Assoc 12, LineSize 64
**------------ Instruction Cache 0, Level 1, 64 KB, Assoc 16, LineSize 64
**------------ Unified Cache 0, Level 2, 2 MB, Assoc 16, LineSize 64
************-- Unified Cache 1, Level 3, 12 MB, Assoc 12, LineSize 64
--*----------- Data Cache 1, Level 1, 32 KB, Assoc 8, LineSize 64
--*----------- Instruction Cache 1, Level 1, 64 KB, Assoc 8, LineSize 64
--****-------- Unified Cache 2, Level 2, 2 MB, Assoc 16, LineSize 64
---*---------- Data Cache 2, Level 1, 32 KB, Assoc 8, LineSize 64
---*---------- Instruction Cache 2, Level 1, 64 KB, Assoc 8, LineSize 64
----*--------- Data Cache 3, Level 1, 32 KB, Assoc 8, LineSize 64
----*--------- Instruction Cache 3, Level 1, 64 KB, Assoc 8, LineSize 64
-----*-------- Data Cache 4, Level 1, 32 KB, Assoc 8, LineSize 64
-----*-------- Instruction Cache 4, Level 1, 64 KB, Assoc 8, LineSize 64
------*------- Data Cache 5, Level 1, 32 KB, Assoc 8, LineSize 64
------*------- Instruction Cache 5, Level 1, 64 KB, Assoc 8, LineSize 64
------****---- Unified Cache 3, Level 2, 2 MB, Assoc 16, LineSize 64
-------*------ Data Cache 6, Level 1, 32 KB, Assoc 8, LineSize 64
-------*------ Instruction Cache 6, Level 1, 64 KB, Assoc 8, LineSize 64
--------*----- Data Cache 7, Level 1, 32 KB, Assoc 8, LineSize 64
--------*----- Instruction Cache 7, Level 1, 64 KB, Assoc 8, LineSize 64
---------*---- Data Cache 8, Level 1, 32 KB, Assoc 8, LineSize 64
---------*---- Instruction Cache 8, Level 1, 64 KB, Assoc 8, LineSize 64
----------**-- Data Cache 9, Level 1, 48 KB, Assoc 12, LineSize 64
----------**-- Instruction Cache 9, Level 1, 64 KB, Assoc 16, LineSize 64
----------**-- Unified Cache 4, Level 2, 2 MB, Assoc 16, LineSize 64
------------*- Data Cache 10, Level 1, 32 KB, Assoc 8, LineSize 64
------------*- Instruction Cache 10, Level 1, 64 KB, Assoc 8, LineSize 64
------------** Unified Cache 5, Level 2, 2 MB, Assoc 16, LineSize 64
-------------* Data Cache 11, Level 1, 32 KB, Assoc 8, LineSize 64
-------------* Instruction Cache 11, Level 1, 64 KB, Assoc 8, LineSize 64
Logical Processor to Group Map:
************** Group 0
Baixar o Coreinfo(3 MB)Executar agora em Sysinternals Live.
Funciona em:
- Cliente: Windows 11 e superior.
- Servidor: Windows Server 2016 e superior.