PCI_EXPRESS_LINK_CONTROL_REGISTER união (miniport.h)
A união PCI_EXPRESS_LINK_CONTROL_REGISTER descreve um registro de controle de link PCI Express (PCIe) de uma estrutura de funcionalidade PCIe.
Sintaxe
typedef union _PCI_EXPRESS_LINK_CONTROL_REGISTER {
struct {
USHORT ActiveStatePMControl : 2;
USHORT Rsvd1 : 1;
USHORT ReadCompletionBoundary : 1;
USHORT LinkDisable : 1;
USHORT RetrainLink : 1;
USHORT CommonClockConfig : 1;
USHORT ExtendedSynch : 1;
USHORT EnableClockPowerManagement : 1;
USHORT Rsvd2 : 7;
} DUMMYSTRUCTNAME;
USHORT AsUSHORT;
} PCI_EXPRESS_LINK_CONTROL_REGISTER, *PPCI_EXPRESS_LINK_CONTROL_REGISTER;
Membros
DUMMYSTRUCTNAME
A estrutura DUMMYSTRUCTNAME .
DUMMYSTRUCTNAME.ActiveStatePMControl
O nível de gerenciamento de energia de estado ativo que está habilitado no link PCIe. Os valores possíveis são:
L0sAndL1EntryDisabled
L0s e L1 estão desabilitados.
L0sEntryEnabled
L0s está habilitado.
L1EntryEnabled
O L1 está habilitado.
L0sAndL1EntryEnabled
L0s e L1 estão habilitados.
DUMMYSTRUCTNAME.Rsvd1
Reservado.
DUMMYSTRUCTNAME.ReadCompletionBoundary
O valor de RCB (limite de conclusão de leitura) para a porta raiz ou a porta raiz upstream do ponto de extremidade. Se o bit estiver claro, o RCB será de 64 bytes. Se o bit estiver definido, o RCB será de 128 bytes. Esse membro não é aplicável a portas de comutador.
DUMMYSTRUCTNAME.LinkDisable
Um único bit que indica que o link está desabilitado. Esse membro não é aplicável a dispositivos de ponto de extremidade, pontes PCIe para PCI ou PCI-X e upstream portas de comutadores.
DUMMYSTRUCTNAME.RetrainLink
Um único bit usado para iniciar o novo treinamento do link. As leituras deste bit sempre retornam zero. Esse membro não é aplicável a dispositivos de ponto de extremidade, pontes PCIe para PCI ou PCI-X e upstream portas de comutadores.
DUMMYSTRUCTNAME.CommonClockConfig
Um único bit que indica que esse componente e o componente na extremidade oposta do link estão operando com um relógio de referência comum distribuído. Se esse bit estiver claro, esse componente e o componente na extremidade oposta do link estarão operando com um relógio de referência assíncrona.
DUMMYSTRUCTNAME.ExtendedSynch
Um único bit que indica que conjuntos ordenados adicionais são transmitidos ao sair do estado L0s e quando no estado de recuperação.
DUMMYSTRUCTNAME.EnableClockPowerManagement
Um único bit que indica que o gerenciamento de energia do relógio está habilitado.
DUMMYSTRUCTNAME.Rsvd2
Reservado.
AsUSHORT
Uma representação ushort do conteúdo da estrutura PCI_EXPRESS_LINK_CONTROL_REGISTER .
Comentários
A estrutura PCI_EXPRESS_LINK_CONTROL_REGISTER está disponível no Windows Server 2008 e versões posteriores do Windows.
Uma estrutura PCI_EXPRESS_LINK_CONTROL_REGISTER está contida na estrutura PCI_EXPRESS_CAPABILITY .
Requisitos
Requisito | Valor |
---|---|
Cabeçalho | miniport.h (inclua Ntddk.h, Miniport.h) |
Confira também
Comentários
https://aka.ms/ContentUserFeedback.
Em breve: Ao longo de 2024, eliminaremos os problemas do GitHub como o mecanismo de comentários para conteúdo e o substituiremos por um novo sistema de comentários. Para obter mais informações, consulteEnviar e exibir comentários de