estrutura PCI_X_CAPABILITY (miniport.h)

A estrutura PCI_X_CAPABILITY relata o conteúdo do comando e status registros de um dispositivo compatível com o Adendo PCI-X para a Especificação do Barramento Local PCI.

Sintaxe

typedef struct {
  PCI_CAPABILITIES_HEADER Header;
  union {
    struct {
      USHORT DataParityErrorRecoveryEnable : 1;
      USHORT EnableRelaxedOrdering : 1;
      USHORT MaxMemoryReadByteCount : 2;
      USHORT MaxOutstandingSplitTransactions : 3;
      USHORT Reserved : 9;
    } bits;
    USHORT AsUSHORT;
  } Command;
  union {
    struct {
      ULONG FunctionNumber : 3;
      ULONG DeviceNumber : 5;
      ULONG BusNumber : 8;
      ULONG Device64Bit : 1;
      ULONG Capable133MHz : 1;
      ULONG SplitCompletionDiscarded : 1;
      ULONG UnexpectedSplitCompletion : 1;
      ULONG DeviceComplexity : 1;
      ULONG DesignedMaxMemoryReadByteCount : 2;
      ULONG DesignedMaxOutstandingSplitTransactions : 3;
      ULONG DesignedMaxCumulativeReadSize : 3;
      ULONG ReceivedSplitCompletionErrorMessage : 1;
      ULONG CapablePCIX266 : 1;
      ULONG CapablePCIX533 : 1;
    } bits;
    ULONG AsULONG;
  } Status;
} PCI_X_CAPABILITY, *PPCI_X_CAPABILITY;

Membros

Header

Contém uma estrutura do tipo PCI_CAPABILITIES_HEADER que identifica a funcionalidade e fornece um link para a próxima descrição da funcionalidade.

Command

Define a união de comandos .

Command.bits

Define a estrutura Command.bits .

Command.bits.DataParityErrorRecoveryEnable

Indica que o bit de recuperação de erro de paridade de dados está definido no registro de comando do dispositivo e o dispositivo tentará se recuperar de erros de paridade de dados. Para obter mais informações sobre a significância do valor no bit de recuperação de erro de paridade, consulte a Especificação do Barramento Local da PCI.

Command.bits.EnableRelaxedOrdering

Indica que o bit habilitar a ordenação descontraída está definido no registro de comando do dispositivo. Isso deixa o dispositivo livre para adotar uma política de ordenação de transações mais relaxada. Para obter mais informações sobre como essa ordenação de transações de efeitos de bit, consulte a Especificação do Barramento Local PCI.

Command.bits.MaxMemoryReadByteCount

Relata a contagem máxima de bytes, registrada no registro de comando, que o dispositivo usa ao iniciar um comando de leitura de memória de intermitência. Para obter mais informações sobre como esses efeitos de bit leem comandos, consulte a Especificação do Barramento Local PCI.

Command.bits.MaxOutstandingSplitTransactions

Relata o número máximo de transações divididas, registradas no registro de comando, que o dispositivo pode iniciar de forma assíncrona. Para obter mais informações sobre como esse valor afeta transações divididas, consulte a Especificação do Barramento Local PCI.

Command.bits.Reserved

Reservado.

Command.AsUSHORT

Relata os dados no registro de comando do dispositivo na forma de um inteiro longo sem sinal.

Status

Define a união status .

Status.bits

Define a estrutura Status.bits .

Status.bits.FunctionNumber

Indica o valor no campo número da função de um endereço de uma transação de configuração tipo 0. Para obter mais informações sobre o significado desse número, consulte a Especificação do Barramento Local PCI.

Status.bits.DeviceNumber

Indica o valor no campo número do dispositivo do endereço de uma transação de configuração tipo 0. Para obter mais informações sobre o significado desse número, consulte a Especificação do Barramento Local PCI.

Status.bits.BusNumber

Indica o número do segmento de barramento no qual o dispositivo está localizado. Para obter mais informações sobre o significado desse número, consulte a Especificação do Barramento Local PCI.

Status.bits.Device64Bit

Indica quando 1 o ônibus tem 64 bits de largura. Quando 0 o ônibus tem 32 bits de largura. Para obter mais informações sobre o significado do dispositivo do registro status de 64 bits, consulte a Especificação do Barramento Local da PCI.

Status.bits.Capable133MHz

Indica quando 1 a frequência operacional máxima do dispositivo é de 133 MHz. Indica quando 0 a frequência operacional máxima do dispositivo é de 66 MHz. Para obter mais informações sobre o significado de status bit mhz compatível com o registro de 133, consulte a Especificação do Barramento Local da PCI.

Status.bits.SplitCompletionDiscarded

Indica quando 1 o dispositivo descartou uma transação de conclusão dividida porque o solicitante a rejeitou. Um valor 0 indica que o dispositivo não descartou nenhuma transação de conclusão dividida desde que o bit descartado de conclusão dividida do registro de status foi limpo pela última vez. Para obter mais informações sobre o bit descartado de conclusão dividida do registro status, consulte a Especificação do Barramento Local da PCI.

Status.bits.UnexpectedSplitCompletion

Indica quando 1 o dispositivo recebeu uma transação de conclusão dividida com a ID do solicitante do dispositivo. Indica quando 0 o dispositivo não recebeu esse tipo de transação. Para obter mais informações sobre o significado do bit de conclusão de divisão inesperado do registro status, consulte a Especificação do Barramento Local da PCI.

Status.bits.DeviceComplexity

Indica quando 1 o dispositivo é um dispositivo de ponte. Quando 0 o dispositivo não é um dispositivo de ponte. Para obter mais informações sobre o significado do bit de complexidade do dispositivo do registro de status, consulte a Especificação do Barramento Local da PCI.

Status.bits.DesignedMaxMemoryReadByteCount

Relata a contagem máxima de bytes, definida no registro status, que o dispositivo usa quando inicia uma sequência de leitura. Para obter mais informações sobre o significado desse valor, consulte a Especificação do Barramento Local da PCI.

Status.bits.DesignedMaxOutstandingSplitTransactions

Relata o número máximo de transações divididas, definidas no registro status, que o dispositivo pode permitir a qualquer momento. Para obter mais informações sobre o significado desse valor, consulte a Especificação do Barramento Local da PCI.

Status.bits.DesignedMaxCumulativeReadSize

Relata o número máximo de transações de leitura de memória de intermitência, definidas no registro de status, que o dispositivo permite a qualquer momento. Para obter mais informações sobre esse valor, consulte a Especificação do Barramento Local da PCI.

Status.bits.ReceivedSplitCompletionErrorMessage

Indica quando 1 o dispositivo recebeu uma mensagem de erro de conclusão dividida. Indica quando 0 o dispositivo não recebeu uma mensagem de erro de conclusão dividida.

Status.bits.CapablePCIX266

Define o membro ULONGCapablePCIX266.

Status.bits.CapablePCIX533

Define o membro ULONGCapablePCIX533.

Status.AsULONG

Relata os dados no registro status do dispositivo na forma de um inteiro longo sem sinal.

Requisitos

Requisito	Valor
Cabeçalho	miniport.h (inclua Wdm.h, Miniport.h)

Confira também

PCI_CAPABILITIES_HEADER